回数	第11回	課題	Spartan�Uの導入
目的	Verilog-HDLによって論理合成した結果を、Spartan�U評価キットで動作させることにより FPGAのボードの書き込み動作を行う。
到達目標	（１）　出力を固定パターンにするHDL記述を行い、FPGAの８個のLEDに出力する。[チェックポイント１]
	（２）　１２５kHzのクロックを分周して、1.25Hzの信号を作り、LEDを明滅させる。[CP2] 　　　（課題回路より、分周回路が一つ多いので注意。）
	（３）　８ビットバイナリカウンタを作成し、[CP2]の信号を入力して、８ビットLEDを明滅させる。[CP3]
	（４）　START/STOP、RESETスイッチから信号を入力し、８ビットLEDの明滅を制御する。[CP4]
	（５）　12.5kHzの分周で、教材の課題回路の動作をさせる。[CP5]
	（６）　８ビットバイナリカウンタの上位４ビットをデコードして、７セグメントLEDに数字を表示させる。[CP6] 　　次回の、チェックポイント１。重複してカウントする。４桁全部が同じ数字で良い。 　　LEDは明滅させなくてよい。
	（７）　任意の１６ビットの値を７セグメントLEDに表示させる。[CP7]   次回の、チェックポイント２。重複してカウントする。入力する数値は、固定で良い。
作業手順	（１） FPGA Advantage + Leonardo Spectrumを動作させ、入力なし、出力パターン固定のHDL記述を 　　論理合成し、出力を８ビットLED（７セグLEDではない）に出力させる。ピンアサインなどの基本的な 　　操作・手順を理解する。SG0〜SG7のバスで、０にしたビットが点灯。但し、SEL4を１にする。 　　できれば、８ビットLEDだけ明滅させたいが、７セグLEDも同時に切り替わってもOKとする。
	（２）　説明は、Design Waveの取扱説明書に記載されているので、注意深く読むこと。 　　　付録のCDに回路図がある。８ビットLEDと、7セグメントLEDは、信号共通だが、個別にSEL０〜SEL３を 　　　ONにすると、７セグメントLEDが駆動される。（取説P４１）
	（３）　分周回路は、１／１０回路を５段使用するか、１／１６分周回路を４段にするか、 　　　いずれかで動作確認する。最終的な課題回路は、１／１０分周回路を４段であるが、 　　　CP４までの動作が確認できてから、HDL記述を課題にあわせて書き直す。
	※ Aの条件：CP４までを動作させていること。
	レポートは、経過報告でよい。どう考えて設計したか、どのようなロジックで動作させたか、できた 部分までの報告が、正しい様式で記されていて、CP4まで動かしていれば、Aとする。 Sの条件は、特に指定しないが、ModelSIMによる波形添付は欲しい。（今度こそできるはず！）
注意点	乾燥する季節になるので、静電気に注意。（「取扱説明書」の「ご注意」をよく読むこと）
	クロックの説明は、取扱説明書のP３２にある。
	分周回路では、どうしてもクロックを計算に使いたくなるが、式の右辺にはクロックを用いないこと！
	次回以後も連続して作業するので、CP7まで終わった人は、次回の予習として チャタリングキラーの回路を記述すると良い。次回以後の実験がスムーズになる。 また、チャタリングキラーに限らず、事前にALUや、メモリのHDL記述を作成して あると、次回以後が非常にスムーズになる。（早く帰れるかは別にして、タイムアウトで 中途半端に実験を終わらせずに済むようになる。）
考察課題 報告内容	特に指定なし
	経過報告でよい。